台湾专利TW201318035A 製造氧化物半導體膜之方法，製造半導體裝置之方法，及半導體裝置

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
在形成在絕緣表面上的氧化物半導體中，非晶區留在與基底之介面的附近，被認為造成電晶體特性的變化。基底表面或觸及氧化物半導體膜的膜係由具有比用於氧化物半導體膜之材料的熔點更高熔點的材料構成。因此，允許結晶區存在於與基底表面或觸及氧化物半導體膜的膜之介面的附近。絕緣金屬氧化物係用於基底表面或觸及氧化物半導體膜的膜。這裡所使用的金屬氧化物係為氧化鋁、氧化鎵或之類，其為屬於與氧化物半導體膜之材料同族的材料。
公开号:TW201318035A
申请号:TW101124457
申请日:2012-07-06
公开日:2013-05-01
发明作者:Masaki Koyama；Kosei Nei；Akihisa Shimomura；Suguru Hondo；Toru Hasegawa
申请人:Semiconductor Energy Lab；
IPC主号:H01L21-00

专利说明:
製造氧化物半導體膜之方法，製造半導體裝置之方法，及半導體裝置
本發明係關於一種氧化物半導體及一種包括在一通道區中使用氧化物半導體之電晶體的半導體裝置。
氧化物半導體已被關注作為用於電晶體的材料。氧化物半導體被認為是具有類似於能以低溫形成之非晶矽的特徵，以及類似於具有高場效移動率之多晶矽的特徵。例如，揭露下列：使用非晶氧化物的場效電晶體(其電子載子濃度受到控制)，以及使用電晶體的影像顯示裝置(專利文件1)。
然而，使用在室溫下形成之非晶氧化物半導體的電晶體具有特性的問題：不足的高場效移動率、低可靠度、及大遲滯性。為了解決上述問題，揭露一種以雷射輻射來結晶化氧化物半導體的技術(專利文件2和3)。這些文件顯示進行在氧化物半導體膜上的雷射輻射使非晶氧化物半導體能夠結晶化。 [參考] [專利文件]
[專利文件1]：日本公開專利申請案第2006-165528號
[專利文件2]：日本公開專利申請案第2008-042088號
[專利文件3]：日本公開專利申請案第2010-123758號
在結晶化氧化物半導體及其他半導體方面，有非晶區留在基底與待結晶化半導體層之間之介面附近的問題。例如，在如電晶體之元件係使用氧化物半導體膜製造的情況下，薄膜會形成在如玻璃基板或類似氧化矽膜之絕緣膜的基底上。在結晶化形成在這種不同於氧化物半導體之絕緣材料上的氧化物半導體膜之情況下，會出現的問題為接近與基底之介面的區域不能被結晶化而留下非晶區。
不用說，可將氧化物半導體膜製成厚的，以使用表面層中的結晶區。然而，為了降低寄生電容並以低功率消耗操作電晶體，氧化物半導體膜必須被製成薄的，使得完全減少通道區。在此情況下，很難結晶化與基底之介面附近的傳統技術會防止電晶體之小型化。
於是，即便氧化物半導體膜之上層側被結晶化，非晶區仍留在與基底絕緣膜之介面，這對電晶體之特性等有不利影響。
為了解決上述問題，所揭露發明之目的在於提高氧化物半導體的結晶性，尤其是，提出一種具有結晶化進入與基底的介面或其附近之區域的結晶氧化物半導體膜。所揭露發明之另一目的在於提出一種使用這種氧化物半導體膜的半導體裝置。
基底表面或觸及氧化物半導體膜的膜係由具有比用於氧化物半導體膜之材料的熔點更高熔點的材料構成。因此，允許結晶區存在於與基底表面或觸及氧化物半導體膜的膜之介面的附近。
氧化物半導體膜係藉由以一能量束(典型的是一雷射束)輻射來結晶化。作為發射至氧化物半導體膜的雷射束，最好使用脈衝雷射束。這是因為以雷射束輻射的區域可瞬間加熱至不會對上方形成氧化物半導體膜的基板造成熱損壞而結晶化的溫度。
加熱氧化物半導體膜的雷射束最好具有能量高於氧化物半導體之能隙的短波長，藉此雷射束會在氧化物半導體膜中被吸收。
請注意發射至氧化物半導體膜的雷射束不需要在氧化物半導體膜中被完全地吸收。當以雷射束輻射氧化物半導體膜時，氧化物半導體膜會加熱至高溫。若雷射束沒有在氧化物半導體膜中被吸收且到達基底表面或基底膜時，則可能於基底表面或基底膜中被吸收。在任何情況下，氧化物半導體膜係瞬間加熱至極高溫(熔點或接近熔點的溫度)。在基底表面或觸及氧化物半導體膜的膜係由具有比加熱氧化物半導體的溫度更高之熔點的材料構成之情況下，基底表面或基底膜的材料不會熔化，這可防止熔化材料污染氧化物半導體。
基底表面或觸及氧化物半導體膜的膜最好係由含有與包括在氧化物半導體中的其中一元素同族的第13族之元素、或具有類似於第13族之元素的特性的第3族之元素的材料構成。例如，在包括銦和鋅之氧化物的氧化物半導體之例子中，最好使用包括屬於與銦同族之元素(即，第13族)、或具有類似於第13族之元素的特性之元素(即，第3族之元素)的絕緣金屬氧化物。可使用如鈰或釓的鑭系元素作為第3族之元素。作為金屬氧化物，最好選擇氧化鋁或氧化鎵為例。
將提出針對用於基底表面或觸及氧化物半導體膜的膜之材料熔點的考量。被比較之用於氧化物半導體的材料具有下列熔點：氧化銦，1565℃、及氧化鋅，1975℃。另一方面，氧化鋁具有2020℃之熔點，而因此即便將氧化銦或氧化鋅加熱至高到足以瞬間熔化的溫度時，仍不會熔化。因此，可防止基底的金屬污染氧化物半導體膜。作為另一金屬氧化物，可使用氧化釓(熔點：2310℃)、氧化鋯(熔點：2715℃)、氧化釔穩定氧化鋯(熔點：2700℃)、氧化鈰(熔點：1950℃)或之類。
另一方面，預期具有1614℃至1710℃之熔點的氧化矽在氧化銦或氧化鋅以雷射束加熱至高到足以瞬間熔化的溫度之情況下會熔化。既然那樣，屬於不同於氧化物半導體之組成元素的第14族之矽可能會抑制氧化物半導體的結晶化。
藉由以能量束輻射製造的氧化物半導體膜(即，非單晶氧化物半導體膜)最好包括具有c軸對準的結晶區。亦即，非單晶氧化物半導體膜最好包括對準c軸的結晶區，當從ab平面、表面或介面的方向看時，具有三角形或六角形的原子排列，金屬原子排列為層狀或者金屬原子和氧原子沿著c軸排列為層狀，且a軸或b軸的方向在ab平面(或表面或介面)上會改變，亦即，晶體圍繞著c軸旋轉。之後，這種非單晶薄膜亦稱為「包括CAAC-OS的薄膜」。請注意CAAC-OS係為c軸對準結晶的氧化物半導體之簡稱。換言之，包括CAAC-OS的薄膜係沿著c軸來結晶化且晶體並非總是對準ab平面。
從更廣義來理解，包括CAAC-OS的薄膜是指非單晶材料，其包括當從垂直於ab平面的方向看時具有三角形狀、六角形狀、正三角形狀或正六角形狀的原子排列，並且從垂直於c軸的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀的相。
請注意包括CAAC-OS的薄膜不是單晶薄膜，但也不全然是非晶。此外，包括CAAC-OS的薄膜包括晶化部分(結晶部分)，但一個結晶部分與另一結晶部分之間的晶粒邊界並非總是被穿透式電子顯微鏡(TEM)或之類辨識。
在CAAC-OS中含有氧的情形下，可以氮取代部分的氧。包括在包括CAAC-OS之薄膜中的個別結晶部分之c軸可對準同一個方向(例如，垂直於在上方形成包括CAAC-OS之薄膜的基板之表面、或包括CAAC-OS的薄膜之表面、介面或之類的方向)。替代地，包括在包括CAAC-OS之薄膜中的個別結晶部分之ab平面的法線可對準同一個方向(例如，垂直於基板表面或包括CAAC-OS之薄膜之表面或介面的方向)。有一種材料作為上述包括CAAC-OS的薄膜之例子，其形成膜狀，並從垂直於膜表面、基板表面、或介面的方向觀察時具有三角形或六角形的原子排列，並且當觀察膜的剖面時，金屬原子排列為層狀或者金屬原子和氧原子(或氮原子)排列為層狀。
當氧化物半導體膜包括具有c軸對準的結晶區時，預期能增進載子傳輸特性(例如，移動率)且達到結構穩定化，其可造成增進使用上述氧化物半導體膜之元件的特性及可靠度。
為了使氧化物半導體膜中包括結晶區，以上述方式適當地選擇用於基底表面或觸及氧化物半導體膜的膜之材料，且此外，最好去除氧化物半導體膜本身中所含的雜質。氧化物半導體膜中所含的雜質為氫、氫氧化物、水等等。由於在形成氧化物半導體膜的過程中可包含氫、氫氧化物、水等等，因此最好盡可能地減少餘留在沉積室中的氣體(氫、水蒸氣等等)。另外，氧化物半導體膜最好受到加熱處理以被脫水或脫氫，藉此去除氫、氫氧化物、水等等。
本發明之一實施例係一種製造氧化物半導體膜的方法，包括以下步驟：形成一氧化物半導體膜，其含有一銦和鋅之至少一者的氧化物，以接觸一絕緣金屬氧化物膜；及藉由以一能量束輻射來加熱氧化物半導體膜，使得氧化物半導體膜包括一結晶區。絕緣金屬氧化物膜最好具有比銦和鋅的氧化物之熔點高的熔點。
本發明之一實施例係一種製造半導體裝置的方法，包括以下步驟：形成一絕緣金屬氧化物膜；形成一氧化物半導體膜，其含有一銦和鋅之至少一者的氧化物，以接觸絕緣金屬氧化物膜；以一能量束輻射氧化物半導體膜，使得氧化物半導體膜包括一結晶區；及形成一使用包括結晶區的氧化物半導體膜作為一通道形成區的電晶體。絕緣金屬氧化物膜最好具有比銦和鋅的氧化物之熔點高的熔點。可在形成絕緣金屬氧化物膜之前或之後形成一閘極。
本發明之一實施例係一種半導體裝置，包括：一絕緣金屬氧化物膜；及一氧化物半導體膜，其接觸絕緣金屬氧化物膜，含有一銦和鋅之至少一者的氧化物，並包括一具有c軸對準的結晶區。在氧化物半導體膜中之具有c軸對準的結晶區亦存在於與絕緣金屬氧化物膜之介面的附近。絕緣金屬氧化物膜最好具有比銦和鋅的氧化物之熔點高的熔點。
在本說明中，當一元件在另一元件「上方」或「下方」時，前者元件可直接形成在後者元件上，或還有另一元件可置於其間。
在本說明書中，用於說明實施例之單數形式的術語包括複數的概念，除非根據上下文明顯看出係刻意使用單數形式或複數形式。如「包括」和「具有」之術語指出特徵、數量、步驟、操作、元件、構件或任何這些組合的存在，其於本說明書中說明，且不排除可存在或增加一個或多個其他特徵、數量、步驟、操作、元件、構件、任何這些組合或之類的可能性。
除非在本說明書中另有特別定義，否則包括技術或科學術語之所有使用的術語具有與具有本發明所屬之技術領域的傳統知識者一般理解之術語相同的意義。與在通用字典中所定義之術語相同的術語應被解釋為包括與相關技術內容中的意義一致的意義，而不應被解釋為理想或過度的形式，除非在本說明書中有明確定義。
根據本發明之一實施例，基底表面或觸及氧化物半導體膜的膜係由具有比用於氧化物半導體膜之材料的熔點更高熔點的材料構成，且能量束係發射至氧化半導體膜，藉此可增進氧化物半導體膜的結晶性。亦即，允許結晶區存在於與基底表面或觸及氧化物半導體膜的膜之介面的附近，及與形成在基底側上的絕緣膜之介面的附近。
將參考附圖來說明本說明書所揭露之發明的實施例。請注意本說明書所揭露之發明並不侷限以下實施例，且本領域之熟知技藝者將了解到在不脫離本發明的宗旨及範圍下能以各種方式修改方式和細節。因此所揭露發明不被解釋為受限於以下實施例的說明。
在下面所述之實施例中，有時在不同圖中會以相同的參考數字來表示相同部分。請注意為了容易了解而在一些例子中過於放大實施例之說明中的附圖所示之元件的厚度、寬度、相對位置等(即，層、區域等)。
第1A和1B圖繪示根據本發明之一實施例之製造氧化物半導體膜之方法。在第1A圖中，在基板100上設置金屬氧化物膜102，且於其上形成氧化物半導體膜104。
金屬氧化物膜102係由含有與包括在氧化物半導體膜104中其中一元素同族的第13族之元素、或具有類似於第13族之元素的特性的第3族之元素的材料構成。例如，在氧化物半導體膜104係由含有銦和鋅之氧化物的氧化物半導體材料構成之例子中，金屬氧化物膜102最好係使用包括屬於與銦同族之元素(即，第13族)、或具有類似於第13族之元素的特性之元素(即，第3族之元素)的絕緣金屬氧化物形成。可使用如鈰或釓的鑭系元素作為第3族之元素。作為金屬氧化物，最好選擇氧化鋁或氧化鎵為例。
金屬氧化物膜102之材料最好具有比氧化物半導體膜104之材料的熔點更高的熔點。這是因為，若當將氧化物半導體膜104加熱至接近其熔點的溫度時，金屬氧化物膜102會熔化，可能抑制氧化物半導體膜104的結晶化。而且，若當加熱氧化物半導體膜104時熔化金屬氧化物膜102，則金屬氧化物膜102中的元素可能會擴散至氧化物半導體膜104中而造成污染。在金屬氧化物膜102係由具有比氧化物半導體膜104之材料的熔點更高熔點的材料構成之情況下，金屬氧化物膜102不會熔化，這可防止雜質元素污染氧化物半導體膜104。
可作為用於氧化物半導體膜104之材料的氧化銦和氧化鋅分別具有1565℃和1975℃之熔點。另一方面，可用於金屬氧化物膜102的氧化鋁具有2020℃之熔點。即便將氧化銦或氧化鋅加熱至高到足以瞬間熔化的溫度時，氧化鋁仍不會熔化。因此，可防止基底的金屬污染氧化物半導體膜104。亦可使用氧化釓(熔點：2310℃)、氧化鋯(熔點：2715℃)、氧化釔穩定氧化鋯(熔點：2700℃)、氧化鈰(熔點：1950℃)或之類來取代氧化鋁。
另一方面，預期具有1614℃至1710℃之熔點的氧化矽在將氧化銦或氧化鋅以雷射束加熱至高到足以瞬間熔化的溫度之情況下會熔化。既然那樣，屬於不同於氧化物半導體之組成元素的第14族之矽可能會抑制氧化物半導體膜104的結晶化。
包含銦In(銦)原子、Ga(鎵)原子、和Zn(鋅)原子的氧化物半導體(所謂的IGZO)被混合Si(矽)原子，且藉由古典分子動力學模擬來研究IGZO結構的改變。在古典分子動力學模擬中，定義了原子之間的實驗電位特性相互作用，以估計作用於每個原子上的力，並在數值上解決牛頓運動方程式，藉此可明確地追蹤每個原子的運動(依時性的變化)。
計算模型及計算條件如下。請注意在計算中係使用Born-Mayer-Huggins電位。
形成了包括1680個原子之InGaZnO₄的單晶結構(參見第9圖)以及包括1680個原子之InGaZnO₄的結構(其中In、Ga、和Zn之各者的20個原子係以Si原子替代)(參見第10圖)。在Si替代模型中，包括3.57 atoms%(2.34 wt%)的Si原子。單晶模型的密度為6.36 g/cm³，而Si替代模型的密度為6.08 g/cm³。
在等於或低於InGaZnO₄單晶之熔點(根據古典分子動力學模擬的估計約為2000℃)的1727℃下，係在固定壓力(1 atm)下藉由古典分子動力學模擬來進行結構鬆弛達150 psec(時間步長寬度0.2 fsec×750000步長)。計算出兩個結構的徑向分佈函數g(r)。請注意徑向分佈函數g(r)係表示存在於距一個原子r距離的原子之機率密度的函數。隨著原子間的相關消失，g(r)會接近於1。
第11圖和第12圖分別顯示以上兩種計算模型的最後結構，其係藉由進行古典分子動力學模擬達150 psec來得到。每個結構中的徑向分佈函數g(r)係顯示於第13圖中。
第11圖所示之單晶模型係穩定的，且甚至於最後結構中仍保持結晶結構，反之，第12圖所示之Si替代模型係不穩定的，且可觀察到結晶結構會隨著時間扭曲並變成非晶結構。當第13圖中的結構模型之徑向分佈函數g(r)相互比較時，發現到單晶模型即使在長距離仍具有峰值且具有長期次序。另一方面，發現到在Si替代模型中，峰值會在約0.6nm的距離處消失，且Si替代模型不具有長期次序。
這些計算結果指出將矽混入IGZO中可能會抑制IGZO的結晶化，且IGZO可能被製成非晶。因此，在當氧化銦或氧化鋅以雷射束加熱至高到足以瞬間熔化的溫度時而熔化氧化矽的情況下，認為氧化物半導體膜104的結晶化會被屬於不同於氧化物半導體之組成元素之第14族的矽抑制。
請注意在基板100係由包括屬於與銦同族之元素(即，第13族)、或具有類似於第13族之元素的特性之元素(即，第3族之元素)的絕緣金屬氧化物材料構成之情況下，可省略金屬氧化物膜102。這是因為在那情況中，氧化物半導體膜104的基底表面係由包括與氧化物半導體膜104之其中一組成元素同族的第13族之元素、或具有類似於第13族之元素的特性的第3族之元素的材料構成。
氧化物半導體膜104係藉由濺射法或雷射束蒸鍍法來形成。當形成氧化物半導體膜104作為沉積前的處理時，最好去除沉積室中所吸附之如氫或水分的雜質並排空沉積室，以防止膜中含有氫或水分。為了從沉積室去除上述雜質，最好使用捕集真空泵(例如，低溫泵、離子泵、或鈦昇華泵)。可使用裝有冷阱的渦輪分子泵作為排空單元。
用於氧化物半導體膜104的氧化物半導體最好至少含有銦(In)或鋅(Zn)。尤其是，最好含有In和Zn。再者，除了In和Zn之外，氧化物半導體最好包含鎵(Ga)來作為穩定劑，以降低使用氧化物之電晶體的電特性變化。最好亦包含錫(Sn)來作為穩定劑。最好亦包含一或多種選自鉿(Hf)、鋯(Zr)、和鑭系元素(例如，鈰(Ce)、釹(Nd)、或釓(Gd)的元素來作為穩定劑。
例如，能使用下列來作為氧化物半導體：氧化銦、氧化錫、氧化鋅、如In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物，或In-Ga基氧化物的二成分金屬氧化物、如In-Ga-Zn基氧化物(也稱為IGZO)、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物、或In-Lu-Zn基氧化物的三成分金屬氧化物、如In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物、或In-Hf-Al-Zn基氧化物的四成分金屬氧化物。
在此，In-Ga-Zn基氧化物表示主要含有In、Ga及Zn的氧化物，且沒有特別限定In、Ga及Zn的比例。In-Ga-Zn基氧化物可含有除了In、Ga及Zn之外的另一金屬元素。
替代地，可使用以InMO₃(ZnO)_m(滿足m>0，且m不是整數)表示的材料作為氧化物半導體。請注意M代表選自Ga、Fe、Mn、和Co的一或更多金屬元素、或上述做為穩定劑的元素。又替代地，可使用以In₂SnO₅(ZnO)_n(n>0，且n是整數)所表示之材料來作為氧化物半導體。
例如，可使用具有In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)之原子比的In-Ga-Zn基氧化物、或任何接近上面成分的氧化物。替代地，可使用具有In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)、或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)之原子比的In-Sn-Zn基氧化物、或任何接近上面成分的氧化物。
另外，氧化物半導體膜104可受到加熱處理，以去除過多的氫、氫氧化物、或水(脫水作用或脫氫作用)。加熱處理係以300℃至700℃的溫度、或低於基板之應變點的溫度來進行。加熱處理可在減壓、氮氣圍或之類下進行。例如，在為一種加熱處理設備的電爐中放入基板100，並在氮氣圍下以450℃對氧化物半導體膜104進行加熱處理達一小時。
氧化物半導體膜104最好藉由以一能量束(典型的是雷射束)輻射來加熱。作為發射至氧化物半導體膜104的雷射束，最好使用脈衝雷射束。這是因為以雷射束輻射的區域可瞬間加熱至不會對上方形成氧化物半導體膜104的基板造成熱損壞而結晶化的溫度。
加熱氧化物半導體膜104的雷射束最好具有能量高於氧化物半導體之能隙的短波長，藉此雷射束會在氧化物半導體膜104中被吸收。具有這種波長的雷射束之光源的例子係為準分子雷射。可使用XeCl(308nm)、KrF(248nm)、ArF(193nm)或之類作為準分子雷射。亦可使用第三諧波的YAG雷射或之類。
請注意在氧化物半導體膜104中不需要完全地吸收發射至氧化物半導體膜104的雷射束。當以雷射束輻射氧化物半導體膜104時，氧化物半導體膜104會加熱至高溫。若雷射束沒有在氧化物半導體膜104中被吸收且到達金屬氧化物膜102時，則其可能於金屬氧化物膜102中被吸收並被加熱。在任何情況下，氧化物半導體膜104係瞬間加熱至極高溫(熔點或接近熔點的溫度)。在金屬氧化物膜102係由具有比加熱氧化物半導體膜104的溫度更高熔點的材料構成之情況下，金屬氧化物膜102的材料不會熔化，這可防止基底的材料污染氧化物半導體。
金屬氧化物膜102係由具有比氧化物半導體膜104的熔點更高熔點的材料構成，且氧化物半導體膜104係以能量束輻射來加熱，藉此能得到包括結晶區的非單晶氧化物半導體膜105(第1B圖)。如下列例子所述，亦可於距金屬氧化物膜102與氧化物半導體膜105之間的介面2nm以下的區域中觀察到包括在氧化物半導體膜105中的結晶區。氧化物半導體膜105中觀察到的結晶區包括c軸對準結晶，且在所得之氧化物半導體膜105中，上述結晶區幾乎與金屬氧化物膜102與氧化物半導體膜105間的介面接觸。
當製造包括結晶區的氧化物半導體膜時，最好平面化金屬氧化物膜102的表面。沒有限定平面化處理的方法；可進行拋光處理(例如，化學機械拋光(CMP))、乾式蝕刻處理、電漿處理、或這些處理的組合。例如，可進行引進氬氣且產生電漿的反向濺射法作為電漿處理。反向濺射法係為一種在氬氣圍中使用RF電源來將電壓施於基板端，並在基板附近產生電漿以修改基板表面的方法。
平面化的程度最好如下：平均面粗糙度(Ra)為1nm以下，最好為0.3nm以下，更好為0.1nm以下。請注意Ra係藉由將由JIS B0601：2001(ISO4287：1997)定義的算術平均粗糙度擴大為三維來得到，以便適用於曲面，且Ra可表示為「從基準面到指定面的偏差之絕對值的平均值」。預期上述金屬氧化物膜102的表面(或基底表面)之平面化能使氧化物半導體膜105中的結晶區在與基底之介面或其附近上形成。
金屬氧化物膜102不一定為單層，且可具有包括複數個膜的層狀結構。在那情況下，只有觸及氧化物半導體膜104的層必須滿足上述條件(材料、熔點、平面性等)。例如，金屬氧化物膜102可具有氧化矽膜和氧化鋁膜的層狀結構。在那情況下，氧化鋁膜可設置與氧化物半導體膜接觸。
接著，將參考第2A至2C圖說明製造使用非單晶氧化物半導體膜105的半導體裝置之方法。第2A至2C圖繪示為半導體裝置之元件的電晶體之製造步驟。在第2A至2C圖中，繪示頂部閘電晶體作為實例。
在第2A圖中，在基板100上形成金屬氧化物膜102、氧化物半導體膜105、閘絕緣膜106、和閘極108。金屬氧化物膜102和氧化物半導體膜105與第1A和1B圖所顯示的類似。氧化物半導體膜105可依照電晶體形狀藉由濺射法來處理成島型。
基板100能以各種如玻璃、金屬或半導體的材料製成。金屬氧化物膜102係由絕緣金屬氧化物構成。以絕緣金屬氧化物製成的膜能藉由濺射法、蒸發法、或蒸氣沉積法製造。如上所述，最好對金屬氧化物膜102使用氧化鋁或氧化鎵，其為屬於第13族之元素、或具有類似於第13族之元素的特性的第3族之元素的氧化物。上述金屬氧化物最好比金屬氧化物之化學計量比例中的氧量包含更多的氧量，使得氧能被供應至接觸金屬氧化物膜102的氧化物半導體膜105，並防止氧化物半導體膜105中產生氧缺陷。
氧化物半導體膜105可具有1nm到200nm(最好是5nm到30nm)的厚度。請注意氧化物半導體膜105最好包含大量的氧(最好相較於處於結晶狀態的氧化物半導體之化學計量比例中的氧量，具有包括過多氧量的區域)。這是為了防止由於氧化物半導體膜105中的氧缺陷而產生缺陷。
閘絕緣膜106可使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜、或氧化氮矽膜來形成。閘絕緣膜106與氧化物半導體膜105接觸的部分最好包含氧。在閘絕緣膜106中，膜(塊)中的氧量最好至少高於化學計量比例中的氧量；例如，在使用氧化矽膜作為閘絕緣膜106的情況下，組成式為SiO_2+α(α>0)。同樣地，在使用氧化鋁的情況下，組成式為Al₂O_3+α(α>0)。
此外，當閘絕緣膜106係使用如氧化鉿、氧化釔、鉿矽酸鹽(HfSi_xO_y，(x>0，y>0))、添加氮的鉿矽酸鹽(HfSiO_xN_y，(x>0，y>0))、鉿鋁酸鹽(HfAl_xO_y，(x>0，y>0))、或氧化鑭的高k材料形成時能降低閘極洩漏電流。另外，閘絕緣膜106可具有單層結構或層狀結構。
閘絕緣膜106具有1nm到100nm的厚度，且可適當地藉由濺射法、MBE、CVD、脈衝雷射沉積、ALD或之類形成。閘絕緣膜106亦可使用以實質上設置垂直於濺射靶材之表面的複數個基板之表面進行沉積之濺射設備來形成。
閘極108可由下列構成：如鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、或鈧的金屬材料；包括任何這些材料作為主要成分的合金材料；摻有如磷之雜質的多晶矽；如矽化鎳的矽化物；銦錫氧化物；含氧化鎢的氧化銦；含氧化鎢的銦鋅氧化物；含氧化鈦的氧化銦；含氧化鈦的銦錫氧化物；銦鋅氧化物、添加氧化矽的銦錫氧化物；或含氮的金屬氧化物，特別是含氮的In-Ga-Zn-O膜、含氮的In-Sn-O膜、含氮的In-Ga-O膜、含氮的In-Zn-O膜、含氮的Sn-O膜、含氮的In-O膜、或金屬氮化物(例如，InN或SnN)膜。若閘極108係以具有5eV以上、最好是5.5eV以上之運作函數的材料製成，則電晶體會具有正臨界電壓，藉此能獲得所謂的常閉型電晶體。
在第2B圖中，形成在閘極108上的側壁絕緣膜110、及低阻抗區112。使用低阻抗區112作為電晶體之源極區和汲極區。側壁絕緣膜110可適當地由絕緣材料構成。
低阻抗區112具有低於通道形成區(實質上與閘極108重疊的氧化物半導體膜105之區域)之阻抗的阻抗。可藉由添加下列任何元素作為摻雜物來形成低阻抗區112：第15族之元素(典型的是磷、砷、及銻)、硼、鋁、氮、氬、氦、氖、銦、氟、氯、鈦、及鋅。
低阻抗區112能以藉由離子植入法、離子摻雜法、電漿浸沒離子植入法或之類，添加任何上述元素的離子到氧化物半導體膜105的方式來形成。例如，在藉由離子植入法添加硼到氧化物半導體膜105的情況下，加速電壓和劑量可分別設定為5kV到30kV和1×10¹³ions/cm²到5×10¹⁶ions/cm²。在任何情況下，低阻抗區112最好包含濃度為5×10¹⁸/cm³到1×10²²/cm³的摻雜物。
在第2C圖中，形成鈍化膜114、層間絕緣膜116、及佈線118。
鈍化膜114最好由與金屬氧化物膜102相同種類的材料構成。亦即，鈍化膜114係以包含與包括在氧化物半導體膜105中之其中一個元素同族的第13族之元素，或具有類似於第13族之元素的特性的第3族之元素的材料製成，藉此在維持抗熱性之同時，可防止不同種類的元素污染氧化物半導體膜105。氧化鋁係為鈍化膜114之其中一種較佳的材料，由於其對於氫和水分具有高障壁特性，故為合適的。
加熱處理可進行在形成鈍化膜114之前或之後。加熱處理最好進行在氧氣圍或乾空氣氣圍下(具有水含量為20ppm以下，最好是1ppm以下，且更好是10ppb以下)，且加熱溫度可為100℃到700℃，最好是200℃到400℃。預期此處理能使氧從觸及氧化物半導體膜105的絕緣膜(金屬氧化物膜102、閘絕緣膜106、及鈍化膜114)供應至氧化物半導體膜105，這導致氧缺陷減少。
層間絕緣膜116可由如氧化矽的無機絕緣材料或如聚醯亞胺或丙烯酸樹脂的有機絕緣材料構成。佈線118可使用包括選自鋁、鉻、銅、鉭、鈦、鉬、及鎢之元素的金屬膜、包括任何以上元素作為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、或氮化鎢膜)或之類來形成。替代地，佈線118可具有高熔點金屬(如鈦、鉬、或鎢)的膜、或任何這些金屬之氮化物膜(氮化鈦膜、氮化鉬膜、或氮化鎢膜)疊在鋁、銅或之類的金屬膜的底部表面和頂部表面之任一者或兩者上的結構。
當以上述方式製造電晶體時，會特別在氧化物半導體膜105之通道形成區中增進結晶性，如此可獲得高場效移動率。亦即，具有c軸對準的結晶區會緊密接觸金屬氧化物膜地存在，如此預期能抑制臨界電壓變化以及減少介面狀態並增加場效移動率。類似於矽積體電路，可藉由平面程序(在相同平面上形成元件和元件的端電極之程序)來製造頂部閘電晶體，其有利於電晶體之小型化。因此，電晶體不僅可用於顯示平面的像素矩陣，也可用於記憶體和邏輯電路。
接著，將參考第3A和3B圖說明製造使用非單晶氧化物半導體膜105的半導體裝置之方法，其不同於第2A至2C所示之。在第3A和3B圖中，繪示底部閘電晶體作為實例。
如第3A圖所示，在底部閘電晶體中，在基板100上依序形成閘極108、閘絕緣膜106、及氧化物半導體膜105。對應於金屬氧化物膜102的層係設置在閘絕緣膜106與氧化物半導體膜105之間。金屬氧化物膜102具有類似於有關第2A至2C所述之效果。金屬氧化物膜102係由絕緣金屬氧化物構成，因而實際上當作閘絕緣膜。因此，若閘絕緣膜106係由與包括在氧化物半導體膜105中其中一元素同族的第13族之元素、或具有類似於第13族之元素的特性的第3族之元素的材料構成，則可省略第3A圖所示之金屬氧化物膜102。
在第3B圖中，設置一對佈線118與包括結晶區的氧化物半導體膜105接觸。再者，如第3B圖所示，可設置當作通道保護膜的絕緣層120，以便實質地重疊與閘極108重疊的氧化物半導體膜105之區域(通道形成區)。由於絕緣層120接觸氧化物半導體膜105，因此最好係由與金屬氧化物膜102相同種類的絕緣材料構成。
鈍化膜114係設置在佈線118上以便覆蓋氧化物半導體膜105，且由包含與包括在氧化物半導體膜105中其中一元素同族的第13族之元素、或具有類似於第13族之元素的特性的第3族之元素的材料構成，藉此在維持抗熱性之同時，可防止不同種類的元素污染氧化物半導體膜105。氧化鋁係為鈍化膜114之其中一種較佳的材料，由於其對於氫和水分具有高障壁特性，故為合適的。此外，在形成鈍化膜114之前或之後，可在氧氣圍或乾空氣氣圍(具有水含量為20ppm以下，最好是1ppm以下，且更好是10ppb以下)下進行加熱處理。
當以上述方式製造電晶體時，會特別在氧化物半導體膜105之通道形成區中增進結晶性，如此可獲得高場效移動率。亦即，具有c軸對準的結晶區會緊密接觸金屬氧化物膜地存在，藉此預期能抑制臨界電壓變化以及減少介面密度並增加場效移動率。 [實例1]
在本例中，形成並使用穿透式電子顯微鏡(TEM)來觀察根據本發明之一實施例的氧化物半導體膜，且將說明其結果。
在本例中，製造樣本A：在玻璃基板(由Asahi Glass Co.,Ltd.所製造的AN 100)上沉積氧化矽膜(具有300nm的厚度)，在氧化矽膜上沉積氧化鋁膜(具有20nm的厚度)，以及在氧化鋁膜上沉積IGZO膜(具有30nm的厚度)作為氧化物半導體膜。製造樣本B作為對照實例：在玻璃基板(由Asahi Glass Co.,Ltd.所製造的AN 100)上沉積氧化矽膜(具有300nm的厚度)，以及在氧化矽膜上沉積IGZO膜(具有30nm的厚度)作為氧化物半導體膜。
也就是說，在樣本A中，氧化鋁膜係當作IGZO膜的基底絕緣膜；而在樣本B中，氧化矽膜係當作IGZO膜的基底絕緣膜。
以下將說明樣本A和樣本B的製造過程。
首先，在樣本A和樣本B中，在玻璃基板上形成氧化矽膜以具有300nm的厚度。在下列條件下藉由濺射法來沉積氧化矽膜：靶材，氧化矽(SiO₂)；Ar氣體流動率，25sccm；O₂氣體流動率，25sccm；壓力，0.4Pa；基板溫度，100℃；及高頻(RF)功率，2kW。
再者，在樣本A中，在氧化矽膜上形成氧化鋁膜以具有20nm的厚度。在下列條件下藉由濺射法來沉積氧化鋁膜：靶材，氧化鋁(Al₂O₃)；Ar氣體流動率，25sccm；O₂氣體流動率，25sccm；壓力，0.4Pa；基板溫度，250℃；及高頻(RF)功率，1.5kW。以此方式，氧化鋁膜係當作樣本A中的IGZO膜之基底絕緣膜。
在樣本B中，氧化矽膜的表面會受到化學機械拋光(CMP)處理。CMP處理係使用聚胺甲酸酯基拋光布及氧化矽基泥漿來進行，使得氧化矽膜的平均面粗糙度(Ra)為0.2nm。處理溫度為室溫，拋光壓為0.001MPa，轉軸旋轉速度為56rpm，且轉台旋轉速度為60rpm。經過CMP處理之後，將樣本B浸泡在臭氧水中30秒以被洗淨。具有如此平面化表面的氧化矽膜係當作樣本B中的IGZO膜之基底絕緣膜。
接著，在樣本A和樣本B之各者中，在基底絕緣膜上沉積In-Ga-Zn-O基氧化物半導體膜(IGZO膜)以具有30nm的厚度。IGZO膜係藉由使用具有In₂O₃：Ga₂O₃：ZnO=1：1：2[莫耳比]之組成的靶材之濺射法來沉積。濺射期間的沉積條件如下：壓力，0.4Pa；基板溫度，300℃；及高頻(RF)功率，0.5kW。至於沉積氣體流動率，在樣本A中，滿足30sccm的Ar氣體流動率和15ccm的O₂氣體流動率，而在樣本B中，滿足45sccm的O₂氣體流動率。
由此沉積在樣本A和樣本B中的IGZO膜會以雷射束輻射。使用XeCl準分子雷射(具有308nm的波長)作為雷射振盪器，且光束發射量係設定約為10個。雷射束輻射係當以氧氣噴灑輻射表面時，在室溫空氣中進行。請注意在樣本A和樣本B中的雷射束之能量密度分別是349mJ/cm²和325mJ/cm²。
第4和5圖分別係由TEM所拍攝之樣本A和樣本B的剖面TEM影像。第4圖係4000000倍放大率的樣本A之剖面TEM影像且第5圖係4000000倍放大率的樣本B之剖面TEM影像。請注意在此實例中，剖面TEM影像係使用由Hitachi高科技公司所製造之H-9000NAR，以300kV的加速電壓來拍攝。
第4圖顯示在樣本A中，形成在氧化鋁膜上的IGZO膜從IGZO膜的表面到氧化鋁膜與IGZO膜之間的介面具有晶格圖案，而因此具有結晶性。尤其是，在距氧化鋁膜與IGZO膜之間的介面2nm以下的區域中，可在IGZO膜中觀察到晶格圖案。另外，可在具有結晶性的IGZO膜中觀察到層狀晶格圖案，這顯示出IGZO膜包括具有實質上垂直於IGZO膜的表面之c軸的結晶。
第5圖顯示在樣本B中，形成在氧化矽膜上的IGZO膜從IGZO膜的表面到比氧化矽膜與IGZO膜之間的介面還淺的區域具有晶格圖案，而因此具有結晶性。又，猶如在樣本A中，在具有結晶性的IGZO膜中觀察到層狀晶格圖案，這顯示出IGZO膜包括具有實質上垂直於IGZO膜的表面之c軸的結晶。然而，在氧化矽膜與IGZO膜之間的介面附近，尤其是在距氧化矽膜與IGZO膜之間的介面2nm以下的區域中，無法觀察到晶格圖案且IGZO膜被製成非晶。
表格1顯示使用在樣本A和樣本B中之IGZO膜(In₂O₃、Ga₂O₃、ZnO)、氧化鋁膜(Al₂O₃)、和氧化矽膜(SiO₂)中各成分的熔點。請注意熔點係為從Ulvac Inc.(Ohmsha)所編輯之New Vacuum Handbook推導出的值；而熔點b係為從Ryogo KUBO、Saburo NAGAKURA、Hiroo INOKUCHI、及Hiroshi EZAWA(Iwanami Shoten)所編輯之Iwanami Physical and Chemical Dictionary第四版推導出的值。
表格1顯示作為樣本A中的基底絕緣膜之氧化鋁膜具有比IGZO膜中所含的每個金屬氧化物之熔點更高的熔點。反之，作為樣本B中的基底絕緣膜之氧化矽膜具有比IGZO膜中所含的每個金屬氧化物之熔點更低的熔點，除了某些成分之外。
基於上述，推論出在樣本B中，具有比IGZO膜中所含的每個成分之熔點更低熔點的氧化矽膜在當以雷射輻射熔化IGZO膜時會熔化。此外，由於矽原子進入在IGZO膜與氧化矽膜之間的介面處的IGZO膜，因此可能會抑制IGZO膜的再結晶化。
另一方面，在樣本A中，由於當作基底絕緣膜的氧化鋁膜具有比IGZO膜中的每個成分之熔點更高的熔點，因此當以雷射輻射熔化IGZO膜時不會熔化氧化鋁膜。因此認為氧化鋁膜不會抑制IGZO的再結晶化，且即使在IGZO膜與氧化鋁膜之間的介面附近，仍會以規則排列來結晶化IGZO膜。
基於上述，發現到當IGZO膜沉積在氧化鋁膜上且以雷射束輻射以進行再結晶化時，可能會形成具有良好結晶性的IGZO膜。
在此實例中，形成了根據本發明之一實施例的氧化物半導體膜，氧化物半導體膜係使用TEM來觀察並藉由電子繞射測量來分析，且將說明其結果。
在此實例中，製造樣本C：在玻璃基板(由Asahi Glass Co.,Ltd.所製造的AN 100)上沉積氧化矽膜(具有300nm的厚度)，在氧化矽膜上沉積氧化釔穩定氧化鋯(YSZ)膜(具有10nm的厚度)，以及在YSZ膜上沉積IGZO膜(具有20nm的厚度)作為氧化物半導體膜。
也就是說，在樣本C中，YSZ膜係當作IGZO膜的基底絕緣膜。
以下將說明樣本C的製造過程。
首先，在玻璃基板上形成氧化矽膜以具有300nm的厚度。在下列條件下藉由濺射法來沉積氧化矽膜：靶材，氧化矽(SiO₂)；Ar氣體流動率，25sccm；O₂氣體流動率，25sccm；壓力，0.4Pa；基板溫度，100℃；及高頻(RF)功率，2kW。
然後，氧化矽膜的表面會受到CMP處理。CMP處理係使用聚胺甲酸酯基拋光布及氧化矽基泥漿來進行，使得氧化矽膜的平均面粗糙度(Ra)為0.15nm。處理溫度為室溫，拋光壓為0.001MPa，轉軸旋轉速度為56rpm，且轉台旋轉速度為60rpm。在CMP處理之後，將樣本C浸泡在臭氧水中30秒以被洗淨。
接著，在氧化矽膜上形成YSZ膜以具有10nm的厚度。YSZ膜係藉由使用具有ZrO₂：Y₂O₃=92：8[莫耳比]之成分的靶材之濺射法來沉積。沉積條件如下：Ar氣體流動率，20sccm；O₂氣體流動率，20sccm；壓力，0.4Pa；基板溫度，室溫；及高頻(RF)功率，0.5kW。由此沉積的YSZ膜係當作樣本C中的IGZO膜之基底絕緣膜。
之後，在YSZ膜上沉積In-Ga-Zn-O基氧化物半導體膜(IGZO膜)以具有20nm的厚度。IGZO膜係藉由使用In₂O₃：Ga₂O₃：ZnO=1：1：2[莫耳比]之成分的靶材之濺射法來沉積。濺射期間的沉積條件如下：O₂氣體流動率，45sccm；壓力，0.4Pa；基板溫度，300℃；及高頻(RF)功率，0.5kW。
以雷射束輻射由此沉積的IGZO膜。使用XeCl準分子雷射(具有308nm的波長)作為雷射振盪器，且光束發射量係設定約為10個。雷射束輻射係當以氧氣噴灑輻射表面時在室溫空氣中進行。請注意雷射束的能量密度是580mJ/cm²。
第6圖係以TEM所拍攝之樣本C的剖面TEM影像。第6圖係4000000倍放大率的樣本C之剖面TEM影像。請注意在此實例中，剖面TEM影像係使用由Hitachi高科技公司所製造之H-9000NAR，以300kV的加速電壓來拍攝。
第6圖顯示在樣本C中，猶如在樣本A中，形成在YSZ膜上的IGZO膜從IGZO膜的表面到YSZ膜與IGZO膜之間的介面具有晶格圖案，而因此具有結晶性。尤其是，在距YSZ膜與IGZO膜之間的介面2nm以下的區域中，可在IGZO膜中觀察到晶格圖案。另外，可在具有結晶性的IGZO膜中觀察到層狀晶格圖案，這顯示出IGZO膜包括具有實質上垂直於IGZO膜的表面之c軸的結晶。
另外，在樣本C中，亦可在YSZ膜中觀察到晶格圖案，這顯示出YSZ膜亦具有結晶性。請注意不同於IGZO膜中的層狀晶格圖案，YSZ膜中的晶格圖案之排列會依據在YSZ膜中的區域而改變。由此推論出YSZ膜具有多晶結構。
此外，樣本C的電子繞射影像係以TEM來拍攝。請注意在此實例中，電子繞射影像係使用由Hitachi高科技公司所製造之HF-2000，以200kV的加速電壓來拍攝。
拍攝在第7圖的剖面TEM影像所示之四個點的電子繞射影像：A點(IGZO膜的上部)、B點(在IGZO膜側上，IGZO膜與YSZ膜之間的介面附近)、C點(在YSZ膜側中，IGZO膜與YSZ膜之間的介面附近)、以及D點(YSZ膜的中心)。
第8A和8B圖顯示點圖案出現在IGZO膜的電子繞射影像中且IGZO膜具有高結晶性。A點(IGZO膜的上部)和B點(IGZO膜與YSZ膜之間的介面附近)中出現的點圖案幾乎相同；因此，推論在兩個點上的結晶結構實質上係相同的。
又，第8C和8D圖顯示點圖案亦出現在YSZ膜之電子繞射影像中且YSZ膜亦具有高結晶性。
在此，如以上實施例所述，作為樣本C中的基底絕緣膜之YSZ膜具有2700℃之熔點，其高於IGZO膜中的每個成分之熔點。因此，類似於實例1所示之氧化鋁膜，推論出當以雷射輻射熔化IGZO膜時不會熔化YSZ膜。因此認為YSZ膜不會抑制IGZO的再結晶化，且即使在IGZO膜與YSZ膜之間的介面附近，仍會以規則排列來結晶化IGZO膜。
基於上述，發現到當IGZO膜沉積在YSZ膜上且以雷射束輻射以進行再結晶化時，可能會形成具有良好結晶性的IGZO膜。
本申請書係基於2011/7/8向日本專利局申請的日本專利申請書第2011-152143號，以及2011/10/28向日本專利局申請的日本專利申請書第2011-237087號，特此須合併參考其全部內容。
100‧‧‧基板
102‧‧‧金屬氧化物膜
104‧‧‧氧化物半導體膜
105‧‧‧氧化物半導體膜
106‧‧‧閘絕緣膜
108‧‧‧閘極
110‧‧‧側壁絕緣膜
112‧‧‧低阻抗區
114‧‧‧鈍化膜
116‧‧‧層間絕緣膜
118‧‧‧佈線
120‧‧‧絕緣層
在附圖中：第1A和1B圖係繪示根據本發明之一實施例之製造氧化物半導體膜之方法的圖；第2A至2C圖係繪示根據本發明之一實施例之製造頂部閘電晶體之方法的圖；第3A和3B圖係繪示根據本發明之一實施例之製造底部閘電晶體之方法的圖；第4圖係根據本發明之一實例的樣本之剖面TEM影像；第5圖係根據本發明之一實例的樣本之剖面TEM影像；第6圖係根據本發明之一實例的樣本之剖面TEM影像；第7圖係根據本發明之一實例的樣本之剖面TEM影像；第8A至8D圖係根據本發明之一實例的樣本之電子繞射影像；第9圖係顯示InGaZnO₄之單晶結構的模型圖；第10圖係顯示Si替代模型的圖；第11圖係顯示單晶模型之最後結構的圖；第12圖係顯示Si替代模型之最後結構的圖；以及第13圖係顯示每個模型之徑向分佈函數g(r)的圖。
100‧‧‧基板
102‧‧‧金屬氧化物膜
104‧‧‧氧化物半導體膜

权利要求:
Claims (26)
[1] 一種製造氧化物半導體膜的方法，包含以下步驟：形成一氧化物半導體膜，其含有一銦和鋅之至少一者的氧化物，以接觸一絕緣金屬氧化物膜；及藉由以一能量束輻射來加熱該氧化物半導體膜，使得該氧化物半導體膜包括一結晶區。
[2] 如申請專利範圍第1項所述之製造氧化物半導體膜的方法，其中該絕緣金屬氧化物膜具有比該銦和鋅之至少一者的氧化物之熔點高的熔點。
[3] 如申請專利範圍第1項所述之製造氧化物半導體膜的方法，其中該結晶區存在於離該絕緣金屬氧化物膜和該氧化物半導體膜之間的介面2nm以下的區域中。
[4] 如申請專利範圍第1項所述之製造氧化物半導體膜的方法，其中形成一氧化鋁膜作為該絕緣金屬氧化物膜。
[5] 如申請專利範圍第1項所述之製造氧化物半導體膜的方法，其中形成一氧化釔穩定氧化鋯膜作為該絕緣金屬氧化物膜。
[6] 如申請專利範圍第1項所述之製造氧化物半導體膜的方法，其中該能量束係為一具有比該氧化物半導體膜之能隙高的能量之雷射束。
[7] 如申請專利範圍第1項所述之製造氧化物半導體膜的方法，其中該結晶區係為以c軸對準的結晶區。
[8] 如申請專利範圍第1項所述之製造氧化物半導體膜的方法，其中該氧化物半導體膜包含銦、鋅、以及選自鎵、鋯、錫、釓、和鈰的元素。
[9] 一種製造半導體裝置的方法，包含以下步驟：形成一絕緣金屬氧化物膜；形成一氧化物半導體膜，其含有一銦和鋅之至少一者的氧化物，以接觸該絕緣金屬氧化物膜；以一能量束輻射該氧化物半導體膜，使得該氧化物半導體膜包括一結晶區；及形成一使用該結晶區作為一通道形成區的電晶體。
[10] 如申請專利範圍第9項所述之製造半導體裝置的方法，其中該絕緣金屬氧化物膜具有比該銦和鋅之至少一者的氧化物之熔點高的熔點。
[11] 如申請專利範圍第9項所述之製造半導體裝置的方法，其中該結晶區存在於離該絕緣金屬氧化物膜和該氧化物半導體膜之間的介面2nm以下的區域中。
[12] 如申請專利範圍第9項所述之製造半導體裝置的方法，其中形成一氧化鋁膜作為該絕緣金屬氧化物膜。
[13] 如申請專利範圍第9項所述之製造半導體裝置的方法，其中形成一氧化釔穩定氧化鋯膜作為該絕緣金屬氧化物膜。
[14] 如申請專利範圍第9項所述之製造半導體裝置的方法，其中該能量束係為一具有比該氧化物半導體膜之能隙高的能量之雷射束。
[15] 如申請專利範圍第9項所述之製造半導體裝置的方法，其中該結晶區係為以c軸對準的結晶區。
[16] 如申請專利範圍第9項所述之製造半導體裝置的方法，更包含以下步驟：在形成該絕緣金屬氧化物膜之前形成一閘極。
[17] 如申請專利範圍第9項所述之製造半導體裝置的方法，更包含以下步驟：在包括該結晶區的該氧化物半導體膜上形成一閘絕緣膜；及在該閘絕緣膜上形成一閘極。
[18] 如申請專利範圍第9項所述之製造半導體裝置的方法，其中該氧化物半導體膜包含銦、鋅、以及選自鎵、鋯、錫、釓、和鈰的元素。
[19] 一種半導體裝置，包含：一絕緣金屬氧化物膜；及一氧化物半導體膜，其接觸該絕緣金屬氧化物膜，含有一銦和鋅之至少一者的氧化物，並包括一以c軸對準的結晶區，其中在該氧化物半導體膜中的該結晶區亦存在於與該絕緣金屬氧化物膜之介面的附近。
[20] 如申請專利範圍第19項所述之半導體裝置，其中該絕緣金屬氧化物膜具有比該銦和鋅之至少一者的氧化物之熔點高的熔點。
[21] 如申請專利範圍第19項所述之半導體裝置，其中該結晶區存在於離該絕緣金屬氧化物膜和該氧化物半導體膜之間的介面2nm以下的區域中。
[22] 如申請專利範圍第19項所述之半導體裝置，其中該絕緣金屬氧化物膜係為一氧化鋁膜。
[23] 如申請專利範圍第19項所述之半導體裝置，其中該絕緣金屬氧化物膜係為一氧化釔穩定氧化鋯膜。
[24] 如申請專利範圍第19項所述之半導體裝置，其中該氧化物半導體膜包含銦、鋅、以及選自鎵、鋯、錫、釓、和鈰的元素。
[25] 如申請專利範圍第19項所述之半導體裝置，更包含一閘極，其在該絕緣金屬氧化物膜的下方。
[26] 如申請專利範圍第19項所述之半導體裝置，更包含：一閘絕緣膜，在該氧化物半導體膜之上；及一閘極，在該閘絕緣膜之上。

类似技术:

公开号 | 公开日 | 专利标题

TWI545624B|2016-08-11|製造氧化物半導體膜之方法，製造半導體裝置之方法，及半導體裝置

JP6542335B2|2019-07-10|半導体装置

JP6487088B2|2019-03-20|半導体装置の作製方法

US10256347B2|2019-04-09|Semiconductor device

JP6633129B2|2020-01-22|半導体装置

TWI557911B|2016-11-11|半導體裝置

US20190123208A1|2019-04-25|Semiconductor device and manufacturing method of semiconductor device

TWI597843B|2017-09-01|半導體裝置

TWI557782B|2016-11-11|半導體裝置

KR101906635B1|2018-10-10|반도체 장치의 제작 방법

KR102113427B1|2020-05-20|반도체 장치

JP2009194351A|2009-08-27|薄膜トランジスタおよびその製造方法

JP6381730B2|2018-08-29|半導体装置の作製方法

TW201234593A|2012-08-16|Semiconductor device

US9577107B2|2017-02-21|Oxide semiconductor film and method for forming oxide semiconductor film

JP2013128106A|2013-06-27|絶縁膜およびその形成方法、ならびに半導体装置およびその作製方法

TWI618254B|2018-03-11|半導體材料、包含該半導體材料的電晶體、以及包含該電晶體的電子元件

JP2017112390A|2017-06-22|半導体装置

JP6143423B2|2017-06-07|半導体装置の製造方法

JP6188900B2|2017-08-30|半導体装置の作製方法

同族专利:

公开号 | 公开日

US20130009147A1|2013-01-10|

TWI545624B|2016-08-11|

JP6059895B2|2017-01-11|

WO2013008419A1|2013-01-17|

SG10201600065TA|2016-02-26|

US9496138B2|2016-11-15|

KR20140046442A|2014-04-18|

SG11201504505XA|2015-07-30|

JP2013110380A|2013-06-06|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JPH0244259B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho||

JP3479375B2|1995-03-27|2003-12-15|科学技術振興事業団|亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法|

KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|

JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|

JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|

JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|

JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|

TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|

JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|

KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|

JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|

JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|

JP4090716B2|2001-09-10|2008-05-28|雅司川崎|薄膜トランジスタおよびマトリクス表示装置|

JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|

WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|

JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|

CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|

JP3933591B2|2002-03-26|2007-06-20|淳二城戸|有機エレクトロルミネッセント素子|

US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|

JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|

US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|

JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|

US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|

JP2004193446A|2002-12-13|2004-07-08|Sanyo Electric Co Ltd|半導体装置の製造方法および薄膜トランジスタの製造方法|

JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|

JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|

JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|

US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|

US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|

US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|

EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|

US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|

US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|

JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|

US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|

WO2006038351A1|2004-09-30|2006-04-13|Sharp Kabushiki Kaisha|結晶質半導体膜およびその製造方法|

US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|

US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|

WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|

AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|

US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|

US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|

JP5126729B2|2004-11-10|2013-01-23|キヤノン株式会社|画像表示装置|

US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|

US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|

US7253061B2|2004-12-06|2007-08-07|Tekcore Co., Ltd.|Method of forming a gate insulator in group III-V nitride semiconductor devices|

US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|

US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|

US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|

US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|

US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|

US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|

US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|

US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|

JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|

US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|

KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|

JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|

JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|

JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|

JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|

JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|

JP5064747B2|2005-09-29|2012-10-31|株式会社半導体エネルギー研究所|半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法|

EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|

JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|

CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|

US7597757B2|2005-11-17|2009-10-06|Sharp Laboratories Of America, Inc.|ZnO film with C-axis orientation|

US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|

JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|

US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|

US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|

KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯＴＦＴ|

US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|

CN101356652B|2006-06-02|2012-04-18|日本财团法人高知县产业振兴中心|包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法|

JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|

JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|

JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|

US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|

US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|

JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|

KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|

US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|

KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|

US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|

KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|

KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|

KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|

WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|

KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|

JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|

US7842587B2|2008-01-30|2010-11-30|Freescale Semiconductor, Inc.|III-V MOSFET fabrication and device|

JP5331382B2|2008-05-30|2013-10-30|富士フイルム株式会社|半導体素子の製造方法|

JP5168605B2|2008-07-24|2013-03-21|独立行政法人科学技術振興機構|ｐチャネル薄膜トランジスタとその製造方法|

JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|

JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|

JP2010123758A|2008-11-19|2010-06-03|Nec Corp|薄膜デバイス及びその製造方法|

KR101648927B1|2009-01-16|2016-08-17|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제작 방법|

JP5405850B2|2009-02-17|2014-02-05|株式会社日立製作所|酸化物半導体を有する電界効果トランジスタの製造方法|

JP2010267704A|2009-05-13|2010-11-25|Panasonic Corp|半導体メモリセルおよびその製造方法|

JP4571221B1|2009-06-22|2010-10-27|富士フイルム株式会社|Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法|

JP4415062B1|2009-06-22|2010-02-17|富士フイルム株式会社|薄膜トランジスタ及び薄膜トランジスタの製造方法|

JP2011029238A|2009-07-21|2011-02-10|Fujifilm Corp|結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ|

KR101928721B1|2009-09-16|2018-12-13|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

KR20200124769A|2009-11-20|2020-11-03|가부시키가이샤 한도오따이 에네루기 켄큐쇼|트랜지스터|

WO2011065210A1|2009-11-28|2011-06-03|Semiconductor Energy Laboratory Co., Ltd.|Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device|

US8389977B2|2009-12-10|2013-03-05|Transphorm Inc.|Reverse side engineered III-nitride devices|US9202822B2|2010-12-17|2015-12-01|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

US8981370B2|2012-03-08|2015-03-17|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

US9577107B2|2013-03-19|2017-02-21|Semiconductor Energy Laboratory Co., Ltd.|Oxide semiconductor film and method for forming oxide semiconductor film|

KR20140126439A|2013-04-23|2014-10-31|삼성디스플레이 주식회사|투명 플렉시블 표시장치의 제조방법 및 이를 이용한 투명 플렉시블 표시장치|

KR20140129770A|2013-04-30|2014-11-07|삼성디스플레이 주식회사|플라즈마 코팅 시스템용 타블렛, 이의 제조 방법, 및 이를 이용한 박막의 제조 방법|

JP6284140B2|2013-06-17|2018-02-28|株式会社タムラ製作所|Ｇａ２Ｏ３系半導体素子|

US9244025B2|2013-07-05|2016-01-26|Semiconductor Energy Laboratory Co., Ltd.|Transmission electron diffraction measurement apparatus and method for measuring transmission electron diffraction pattern|

JP6493920B2|2013-12-26|2019-04-03|国立研究開発法人科学技術振興機構|金属酸化物の薄膜、該薄膜を備えた有機エレクトロルミネッセンス素子、太陽電池、および有機太陽電池|

KR102135932B1|2013-12-31|2020-07-20|엘지디스플레이 주식회사|표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법|

KR102164941B1|2014-01-13|2020-10-14|삼성디스플레이 주식회사|박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법|

JP2015176965A|2014-03-14|2015-10-05|株式会社日本製鋼所|酸化物系材料の製造方法|

US9337030B2|2014-03-26|2016-05-10|Intermolecular, Inc.|Method to grow in-situ crystalline IGZO using co-sputtering targets|

US9976230B2|2014-09-19|2018-05-22|Corning Incorporated|Method for forming a scratch resistant crystallized layer on a substrate and article formed therefrom|

JP6647841B2|2014-12-01|2020-02-14|株式会社半導体エネルギー研究所|酸化物の作製方法|

CN107408579B|2015-03-03|2021-04-02|株式会社半导体能源研究所|半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置|

US10103276B2|2015-10-29|2018-10-16|Mitsubishi Electric Corporation|Thin film transistor substrate|

EP3918630A1|2019-01-31|2021-12-08|King Abdullah University of Science and Technology|Semiconductor device with a group-iii oxide active layer|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2011152143||2011-07-08||

JP2011237087||2011-10-28||

[返回顶部]